蜂鸟E203的配套SoC设计

该SoC可以在蜂鸟e200的开源库中的/rtl/e203/soc目录下找到，目录下的文件是整个蜂鸟e203的顶层文件，外设相关verilog代码在perips目录下，时钟、总线和其他内容在subsys目录下

基于Freedom E310 SoC进行二次开发

RISC-V架构的中断与异常

一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断

广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常

蜂鸟E200的EXU单元

蜂鸟E200系列CPU是两级流水线架构，其译码、执行、交付、写回功能全部处于流水线的第二级

这些功能使用执行单元EXU完成，EXU功能如下

RISC-V扩展指令子集

RISC-V具有很高的可扩展性，既预留出了指令编码空间，也提供了预定义的Custom指令

RISC-V的标准指令集仅使用了少部分指令编码空间，更多的指令编码空间被预留给用户进行扩展指令

存储器架构

存储器架构简介

虽然这部分的内容是存储器，但是因为蜂鸟的原书将BIU总线放到了存储器架构部分的后面，考虑到两者关系还是比较密切的，这里就把存储器架构和总线协议放在一起，个人认为这样更便于理解

蜂鸟E203的处理器中没有配备缓存，处理器外则分别配备了ITCM和DTCM用于存储指令和数据

蜂鸟E200系列处理器简介

特色：

• 开源、免费
• 高能效比
• 针对IoT领域设计，支持RV32I/E/A/M/C/F/D等指令子集和机器模式
• 2级流水线，功耗和性能均优于主流商用的ARM Cortex-M处理器
• 提供完整的配套SoC（包括中断控制器、定时器、UART、QSPI、PWM等外设）、FPGA原型平台搭建步骤、软件运行示例
• 方便开发（提供GCC编译工具链）、调试（提供JTAG接口和成熟的软件调试工具）

蜂鸟E203的开源调试实现

蜂鸟E203在处理器内核外集成了一套调试外设，能够支持完整的GDB调试功能，并可以通过openocd经由jtag接口实现在线调试

处理器取指

每条指令在存储器空间中所处的地址称为它的指令PC，取址指处理器核将指令（按照其指令PC值对应的存储器地址）从存储器中读取出来的过程

蜂鸟E203的交付与写回机制

在经典的五级流水线模型中并没有交付的概念，在这里交付（Commit）指的是该指令不再是预测执行（Speculative）状态，而是被判定为可以真正地在处理器中被执行

交付的反义词就是“取消”（Cancel），表示该指令最后被判定为需要取消

本学习笔记参考《手把手教你设计CPU——RISC-V处理器》一书，该书出版日期为2018年，可能部分内容已经过时，仅作为学习用途

RISC-V简介

RISC-V的设计理念就是“简单”（有C语言内味了）

RISC-V通过架构的定义使硬件的实现足够简单，实现“简单就是美”的设计哲学

riscv的架构文档分成“非特权架构文档”（曾经被称为“指令集文档”）和“特权架构文档”，在需求高性能时，核心可以运行在特权+非特权的模式下；在需求高实时性时，核心可以只运行在非特权模式下。

RISCV具有模块化的指令集，可以通过组合不同的指令集来满足不同场景下的使用，核心指令数仅有40多条，加上其他的模块化扩展指令总共有几十条